I INDEV
프로젝트 목록

FPGA

FPGA 신호 처리 파이프라인 검증

실시간 신호 처리 로직의 검증 구조와 타이밍 대응 방식을 정비한 프로젝트.

FPGAVerilogSimulationSignal Processing

공개 범위: 구현 세부 로직 비공개, 검증 접근 방식 공개

개요

실시간 입력을 처리하는 FPGA 로직에 맞춰 검증 환경과 테스트 구성을 다시 정리했습니다.

문제

기존 검증 방식만으로는 경계 조건과 장시간 입력 패턴을 충분히 검증하기 어려웠습니다.

해결 방식

시뮬레이션 케이스를 목적별로 분리하고 테스트 벡터 관리 방식을 체계화했습니다.

사용 기술

FPGA, Verilog, Python 기반 테스트, 타이밍 분석